Spaß mit FPGAs
Dieses Projekt befindet sich in der Evaluationsphase. Es folgt die Beschaffungsphase. Dann folgt die Spaß-mit-FPGAs-Phase.
Spaß mit FPGAs Release status: beta [box doku] | |
---|---|
Description | Wissen über FPGAs und derer Programmierung sammeln |
Author(s) | phip |
Platform | FPGA, PC/Laptop |
Das Projekt Spaß mit FPGAs ist eine konsequente Fortführung der aus der Spielerei mit Arduinos und Raspberry Pis gesammelten Erfahrungen.
Inhaltsverzeichnis
Eigenstudium
phip hilft bei Fragen und leiht Bücher zum Lernen aus.
Schaltungslogik
Grundlende Begriffe wie Gatter, Flipflop, XOR, uvm … sollten keine Fremdworte sein
Hardwarebeschreibungssprache
Um digitale Schaltungen in einem FPGA realisieren zu können, sind Kenntnisse einer Hardwarebeschreibungssprache (Hardware Description Language, HDL) notwendig, mit der die Logikgatter entworfen werden. Verilog und VHDL haben sich als HDL etabliert.
VHDL
VHDL ist in Europa sehr beliebt. Zur Übersicht der Sprache empfehlen sich folgende Quellen:
- Andreas Mäder – VHDL Kompakt und das Hamburg VHDL Archiv
- VHDL-Tutorium auf Wikibooks
- Pong P. Chu – FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version (2008), ISBN 978-0-470-18531-5
- Peter J. Ashenden – The Designer’s Guide to VHDL, Third Edition (2008), ISBN 978-0-12-088785-9
Hardware
Für dieses Projekt muss mindestens ein FPGA beschaffen werden. Artix-7 bietet in Verbindung mit Vivado verglichen mit anderen verfügbaren FPGAs das Meiste für $Preis. Weitere FPGAs folgen bei Gelegenheit. Der Vollständigkeit halber gibt es noch einige Spartan-FPGA, die auf der Suche über den Weg liefen. Für diese ist die veraltete ISE zum Erstellen der Netzlisten nötig. ISE macht aber keinen Spaß mehr, wenn man ein mal mit Vivado gearbeitet hat. Der einzige Vorteil der alten und kleinen FPGAs ist, dass man bei der Erstellung der Netzliste für diese nicht so viel Zeit/RAM benötigt wie für größere FPGAs.
Hier Auflistung der bisher gefundenen, günstigen Angebote. Module zum Stecken/Löten benötigen einen eigenen JTAG-Programmierer (ca. 50-300 €).
Xilinx
FPGA Name | Logik-Zellen Äquivalent | DSP Slices | Flipflops | Verteilter RAM (Kb) | Block-RAM (Kb) | Preis [€] (Modul zum Stecken/Löten[L 1]) | (GP) I/O | Preis [€] (Entwicklerboard) | (GP) I/O[L 2] |
---|---|---|---|---|---|---|---|---|---|
XC3S50A | 1.584 | – (3[L 3]) | ? | 11 | 54 | Numato Lab Elbert V2 26,89 |
39 | ||
XC3S250E | 5.508 | – (16[L 3]) | ? | 38 | 216 | Waveshare Evaluation Development Board 28,99 |
88 | Papilio One 250K 40,36 | 48 |
XC3S500E | 10.476 | – (20[L 3]) | ? | 73 | 360 | Papilio One 500K 63,70 69,05 |
48 | ||
XC6SLX9 | 9,152 | 16 | 11,440 | 90 | 576 | Numato Lab Mimas 31,38 |
70 | ||
ZR TECH Espier III[L 1] 54,00 |
2[L 4] | ||||||||
XC7A15T | 16.640 | 45 | 20.800 | 200 | 900 | 2x50 Pin FPGA-Modul 64,26 |
87 | ||
Digilent Cmod A7[L 5] 80,24 |
44+2[L 6] | ||||||||
XC7A35T | 33.280 | 90 | 41.600 | 400 | 1.800 | 2x50 Pin FPGA-Modul 76,16 |
87 | Digilent Arty 120,65 |
4×8, +Arduino, +ChipKit |
Digilent Cmod A7[L 5] 95,21 |
44+2[L 6] | Digilent Basys 3 132,92 83,87[L 7] |
4×8 | ||||||
XC7A100T | 101.440 | 240 | 126.800 | 1.188 | 4.860 | 2x50 Pin FPGA-Modul 117,81 |
87 | Digilent Nexys 4 DDR 339,71 168,80[L 7] |
4×8, 1×8 LVDS |
- ↑ 1,0 1,1 JTAG Benötigt (ca. 40-300 € oder Einzelteileprojekt)
- ↑ auf dem Board sind noch zusätzlich andere Dinge über andere IOs abrufbar und ansprechbar
- ↑ 3,0 3,1 3,2 Multiplizierer
- ↑ insgesamt 22, jedoch teilen sich die IOs die FPGA-Pins mit PS/2 … und den Widerständen des VGAs
- ↑ 5,0 5,1 USB-JTAG im Breadboardmodul enthalten
- ↑ 6,0 6,1 Analog I/O
- ↑ 7,0 7,1 Preis gilt nur für Beschaffung als Student/Akademiker
Die Entwicklerboards haben noch RAM und andere Faxen aufgelötet. Man hat die Qual der Wahl zwischen Chip (alles selber machen [lassen]), Modul (nur noch Pins verbinden) und Entwicklerboard (alles Fertig vorgekaut), je nach Anwendung (Lernen/Entwickeln/Projektimplementierung)
Obwohl die Artix-7 FPGAs von Xilinx die „kleinsten“ FPGAs sind, haben sie für diesen Preis schon ganz viel zu bieten. Artix-7 FPGAs haben einiges direkt im Chip implementiert, was die Schaltungszeit erheblich erhöht und logische Zellen für andere Zwecke einspart, z. B. PCIe v2.0 mit 4 Lanes = 4×5 Gb/s (damit kann man PCIe-Karten an den FPGA anbinden oder den FPGA in einen PCIe-Slot stecken), Ver-/Entschlüsselung mit 256-bit AES; an den Pins können 211 Gb/s (Duplex) übertragen werden, die im FPGA enthaltenen Transceiver können 6.6 Gb/s übertragen, es ist sogar ein 12-bit 1 MSP/s (500 kHz) ADC enthalten (reicht zum Empfang eines FM Radiosenders mittels SDR). Kintex und Virtex können noch mehr, aber das ist eine andere Welt.
Xilinx Artix Pin-I/O
Beim Kauf von FPGAs ist drauf zu achten, ob das FPGA die Pins für den gewünschten Einsatz enthält. Die begehrten GTP-Transciever mit 6.6 Gb/s gibt es nur bei bestimmten Packungen. Hier eine „kleine“ Übersicht über die einzelnen Packungsgrößen und den Preis des kleinsten FPGAs und den Mengenrabatt bei Abnahme mehrerer. Beim Kauf muss noch berücksichtigt werden, dass Spannungswandler (3,3; 1,8; 1,0 V), Oszillatoren und andere Bauteile benötigt werden.
Packung | GTP | I/O | XC7A…T | Beispiel | Preis [€] × 1 | Preis [€] × x |
---|---|---|---|---|---|---|
CPG236 | 2 | 106 | 15-50 | XC7A15T-1CPG236C | 49,52 | 30,02 × 3 |
CSG324 | 0 | 210 | 15-100 | XC7A15T-1CSG324C | 53,23 | 38,72 × 3 |
CSG325 | 4 | 150 | 15-50 | XC7A15T-1CSG325C | 57,06 | 41,50 × 3 |
FTG256 | 0 | 170 | 15-100 | XC7A15T-1FTG256C | 42,57 | 30,96 × 4 |
{S,F}B{B,V}484 | 4 | 285 | 200 | XC7A200T-1FBG484C | 251,34 | 230,39 × 3 |
FGG484 | 4 | 250 | 15-100 | XC7A15T-1FGG484C | 65,64 | 47,74 × 3 |
FGG676 | 8 | 300 | 75-100 | XC7A75T-1FGG676C | 161,77 | 148,28 × 4 |
FB{G,V}676 | 8 | 400 | 200 | XC7A200T-1FB676I | 339,04 | 286,89 × 4 |
FF{G,V}1156 | 16 | 500 | 200 | XC7A200T-1FFG1156C | 332,31 | 281,18 × 4 |
Hier gibt es mehr fiese Feinheiten und eine Übersicht über Kintex und Virtex. FPGAs, die sich kaum ein Normalsterblicher leisten kann (z. B. XCVU440-3FLGA2892E für 82.506,70 €).
Altera
…
Microsemi
Ein Video stellt eindrucksvoll einen günstigen Einstieg in FPGAs abseits des Massenmarkts: mit IGLOO nano FPGAs von Microsemi lassen sich kleine Projekte verwirklichen und der Umgang mit FPGAs erlernen; ab 6 € geht es los.
Wie diese Winzlinge angesteuert werden wird hier nach dem Studium der Datenblätter bei Gelegenheit beschrieben stehen. Link
Mittlerweile gibt es schon IGLOO2 … ab 18 € …
Werkzeuge
Als Freie Software zum Lernen von VHDL und als Testumgebung der geschriebenen Schaltungen bietet sich GHDL in Verbindung mit GTK-Wave an.
Für die Entwicklung auf einem FPGA sind die Tools der Hersteller leider immer noch die erste Wahl.
Xilinx FPGAs
Bei Xilinx gibt es eine kostenlose WebPack-Lixenz zu haben. Einfach bei Xilinx registrieren und sich bei seiner Arbeit dank der nicht abschaltbaren WebTalk (Technologie) von Xilinx beschatten lassen.
ISE
ISE ist die alte (Oktober 2013) FPGA Design Suite. Sie wird für FPGA-Serien <7 benötigt. Es lassen sich nur Netzlisten für einige auserwählte FPGAs erstellen. Für andere FPGAs muss eine Lizenz erworben werden. Also aufgepasst beim FPGA-Kauf!
ISE wird nicht weiter entwickelt. Eine Installation auf modernen Linux-Systemen ist mit Einschränkungen bei der Konfiguration und Interaktion mit dem FPGA verbunden, sollte diese überhaupt klappen … Die erstellte Netzliste muss auf einem anderen Weg in den FPGA gelangen (wird bei Gelegenheit beschrieben).
Installation
hier herunterladen.
Auf dem Datending bereits heruntergeladen: /mnt/datending/software/Xilinx/ise/Xilinx_ISE_DS_14.7_1015_1/xsetup
ausführen (Für Windows gibt es dort auch eine EXE). Die Installation dauert eine Weile, mindestens 17 GiB freien Festplattenspeicher werden benötigt.
Ausführen
. /opt/Xilinx/14.7/ISE_DS/settings64.sh export XILINXD_LICENSE_FILE=1234@server
Nachdem die Shell mit den Umgebungsvariablen eingerichtet wurde, einfach ise
eingeben.
Für Xilinx-Programmierkabel wird noch eine eigenst kompilierte LibUSB benötigt (git clone git://git.zerfleddert.de/usb-driver
). Lass die Finger davon, wenn Du es nicht brauchst.
export LD_PRELOAD=/mnt/vhdl/usbcable/usb-driver/libusb-driver.so
Vivado
ISE ist die neue FPGA Design Suite von Xilinx.
Installation
hier herunterladen.
Auf dem Datending bereits heruntergeladen: /mnt/datending/software/Xilinx/vivado/2016.2/xsetup
ausführen.
Ausführen
Irgendwo in den Anwendungen sind neue Icons mit Namen aufgetaucht – einfach anklicken.
Altera FPGAs
Quartus Prime Lite Edition, Quartus II Web Edition software, ModelSim-Altera Starter Edition und Altera IP megafunctions benötigen keine Lizenzdatei und sind ohne Lizenz nutzbar. Viel Spaß beim Warten auf die E-Mail Verifikation, um die Software herunterzuladen.
Quartus Prime Lite Edition
Geeignet für Arria II, Cyclone IV, Cyclone V, MAX II, MAX V und MAX 10 FPGAs. Hier herunterladen und installieren.
Projektstatus
Dies ist der derzeitige Stand der Dinge im /dev/tal.